(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2002-198327A) (P2002-198327A) (43)公開日 平成14年7月12日(2002.7.12)

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

H 0 1 L 21/301

21/3205

H 0 1 L 21/78

L 5F033

21/88

J

審査請求 未請求 請求項の数6

OL

(全6頁)

(21)出願番号

特願2000-397236(P2000-397236)

•

(22)出願日

平成12年12月27日(2000.12.27)

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 白川 一彦

大阪府大阪市阿倍野区長池町22番22号

ャープ株式会社内

(74)代理人 100075557

弁理士 西教 圭一郎

Fターム(参考) 5F033 GG02 GG04 HH07 JJ01 JJ07

KK07 MM30 PP19 PP27 PP28 QQ07 QQ11 QQ28 QQ46 RR04


RR06 WW01 XX34

(54) 【発明の名称】半導体装置の製造方法

(57)【要約】

【課題】 スルーホール配線を有する半導体装置の製造において、チップの取れ数を増加させるとともにチップ分離後のチップ取扱いを容易にし、コストが低減されて半導体索子の信頼性を向上する半導体装置の製造方法を提供する

【解決手段】 半導体基板上に形成される複数個の半導体装置を個々に隔てるスクライブライン用溝6と、半導体装置にスルーホール配線を施すためのスルーホール用溝5とを形成する半導体基板において、スクライブライン用溝6の幅をスルーホール用溝5の幅より狭くして同時に形成し、半導体基板を裏面からスルーホール用溝5を貫通させ、半導体基板裏面に粘着性および延伸性を有するシート10を貼付け、スクライブライン用溝6に沿って薄層化半導体基板8を劈開し、シート10を延伸して半導体装置ごとに分離する。



【特許請求の範囲】

【請求項1】 半導体基板上に形成される複数個の半導体装置を個々に隔てるスクライブライン用溝と、半導体装置にスルーホール配線を施すためのスルーホール用溝とを形成する半導体装置の製造方法であって、

スクライブライン用溝の幅をスルーホール用溝の幅より 狭くし、これらの溝を同時に形成することを特徴とする 半導体装置の製造方法。

【請求項2】 前記スクライブライン用溝の幅をスルーホール用溝の幅の半分以下とすることを特徴とする請求 10項1記載の半導体装置の製造方法。

【請求項3】 前記スクライブライン用溝の深さをスルーホール用溝の深さの半分以下とすることを特徴とする 請求項1または2記載の半導体装置の製造方法。

【請求項4】 前記スクライブライン用溝の幅を20μm以下にすることを特徴とする請求項1~3のうちのいずれか1記載の半導体装置の製造方法。

【請求項5】 スルーホール用溝およびスクライブライン用溝が形成された半導体基板をスルーホール用溝の底面に達する厚さになるまで裏面から削り、スルーホール 20 用溝を貫通させることを特徴とする請求項1~4のうちのいずれか1記載の半導体装置の製造方法。

【請求項6】 スルーホール用溝が貫通させられた半導体基板裏面に粘着性および延伸性を有するシートを貼付け、スクライブライン用溝に沿って半導体基板を劈開し、前記シートを延伸して各半導体装置を分離することを特徴とする請求項5記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、スルーホール配線、特に基板を貫通して基板裏面の電極と電気的に接続されているスルーホール配線を有する半導体装置においてスクライブラインを狭小幅で形成することによりウェハ上の無効領域を減らすことによって、チップの取れ数を増加させてコストダウンを図る半導体装置の製造方法に関するものである。

[0002]

【従来の技術】スルーホール配線を有する半導体装置、特に基板を貫通して基板裏面の電極と電気的に接続されるスルーホール配線を有する半導体装置の製造方法にお40いて、ウェハ上に半導体装置をスクライブライン溝によって隔てて複数個形成した後、スクライブラインから各半導体装置を分離する場合、チップサイズが小さくなるにつれてスクライブラインの基板表面全体に占める割合が大きくなる。スクライブライン溝は、半導体装置であるチップを分割するラインであるので、この割合が大きくなることは基板内での無効領域が増えてしまうことになる。この無効領域が増えることによって、基板から取れるチップ数が少なくなり、特にGaAs、GaN、InRよとびサファイアなどの真価な其近では、チップの

コストアップが顕著化してしまう。そこで、スクライブ ライン溝の幅を狭小化する製造方法が必要となる。

【0003】図7は、従来の半導体装置の製造方法にお ける工程を示す断面図である。この従来技術は、ドライ エッチングと基板の裏面研摩とによってチップごとに分 離する技術であり、特開平6-29386号公報におい て提案されている。該製造方法では、まず図7(a)の ように、半導体装置の半導体素子部115が形成された 半導体基板104の表面に、フォトリソグラフィ法によ ってスルーホール用の溝103とスクライブライン用の 溝106とのマスクパターンを形成し、ドライエッチン グ法などで同時に同じ深さに基板をエッチングして溝1 03および106を形成する。スルーホール用の溝10 3内には配線を施し、スクライブライン用の溝106以 外の部分に表面保護膜を形成する。次いで図7(b)の ように、基板表面に研摩の支持用のガラス基板116を 貼付け、スルーホール用の溝103およびスクライブラ イン用の溝106の底面部が除去されるまで基板裏面を 研摩することによって、薄い半導体基板108とする。 最後に図7(c)のように、半導体基板108の表面に 貼付けられたガラス基板116を取外すことによって独 立のチップごとに分離する。

[0004]

30

【発明が解決しようとする課題】前述のような製造方法では、基板裏面からの研摩によって基板を薄くし、スクライブライン用溝の底面部の基板を除去することによってチップを分離し、ガラス基板を基板表面に貼付けた樹脂を有機溶剤で溶かしてガラス基板を取外した際に、分離されていたチップがバラバラになる。このようなチップでは、チップ製造後の取扱いやチップ実装工程などでの管理が難しくなる。

【0005】本発明の目的は、スルーホール配線、特に基板を貫通して基板裏面の電極と電気的に接続されているスルーホール配線を有する半導体装置の製造において、チップの取れ数を増加させるとともにチップ分離後のチップ取扱いを容易にしてコスト低減および半導体素子の信頼性を向上する半導体装置の製造方法を提供することである。

[0006]

【課題を解決するための手段】本発明は、半導体基板上に形成される複数個の半導体装置を個々に隔てるスクライブライン用溝と、半導体装置にスルーホール配線を施すためのスルーホール用溝とを形成する半導体装置の製造方法であって、スクライブライン用溝の幅をスルーホール用溝の幅より狭くし、これらの溝を同時に形成することを特徴とする半導体装置の製造方法である。

くなることは基板内での無効領域が増えてしまうことに 【0007】本発明に従えば、スルーホール用溝の幅よなる。この無効領域が増えることによって、基板から取 りもスクライブライン用溝の幅を狭くしたエッチングマれるチップ数が少なくなり、特にGaAs、GaN、I スクを用いることによって、無効領域であるスクライブ nPおよびサファイアなどの高価な基板では、チップの 50 ラインが基板表面に占める割合を狭小化できるので、基

板からのチップ取れ数を増加することができる。またスルーホール用溝の幅よりもスクライブライン用溝の幅を狭くすることによって、同時にエッチングして、スクライブライン用溝の深さをスルーホール用溝より浅く形成できるので、エッチング工程を簡易にすることができる。さらに、スクライブライン用溝の深さをスルーホール用溝より浅くエッチングするので、スルーホール用溝に形成された金属配線の底面が露出する厚さまで基板を削っても、スクライブライン用溝の底部の基体は除去されないでチップが単離されてバラバラにならず、チップ 10取扱いが容易となる。

【0008】また本発明は、前記スクライブライン用溝の幅をスルーホール用溝の幅の半分以下とすることを特徴とする。

【0009】本発明に従えば、スクライブライン用溝の幅がスルーホール用溝の幅の半分以下であるエッチングマスクを用いることによって、無効領域であるスクライブラインが基板表面に占める割合をスルーホールのでもる割合を比較して、充分狭小化できるので、基板からのチップ取れ数を確実に増加することができる。またスクライブライン用溝の幅をスルーホール用溝の幅の半分以下とすることによって、同時にエッチングして、スクライブライン用溝の深さをスルーホール用溝のよりもスクライブライン用溝より充分浅く形成でスルーカーンが上で、エッチング工程を簡易にできるとともに、スクライブライン用溝に形成された金属配線の底面が露出する中ホール用溝に形成された金属配線の底面が露出するせず、チップが単離されてバラバラになることがなく、チップ取扱いが確実によくなる。

【0010】また本発明は、前記スクライブライン用溝の深さをスルーホール用溝の深さの半分以下とすることを特徴とする。

【0011】本発明に従えば、スクライブライン用溝の深さをスルーホール用溝の深さの半分以下となるようにエッチングすることによって、スルーホール用溝に形成された金属配線の底面が露出する厚さまで基板を削っても、スクライブライン用溝が貫通せず、チップが単離されてバラバラになることがなく、チップ取扱いが確実によくなる。

【0012】また本発明は、前記スクライブライン用溝 40 の幅を20μm以下にすることを特徴とする。

【0013】本発明に従えば、スクライブライン用溝の幅が20μm以下であるエッチングマスクを用いることによって、同時にエッチングして、スクライブライン用溝の幅より広い幅を有するスルーホール用溝よりも、スクライブライン用溝の深さをエッチング特性に従って確実に浅く形成することができるので、エッチング工程を簡易にできるとともに、スルーホール用溝に形成された金属配線の底面が露出する厚さまで基板を削っても、スクライブライン用溝が貫通せず、チップが単離されてバ

ラバラになることがなく、チップ取扱いが確実によくなる。

【0014】また本発明は、スルーホール用満およびスクライブライン用満が形成された半導体基板をスルーホール用溝の底面に達する厚さになるまで裏面から削り、スルーホール用溝を貫通させることを特徴とする。

【0015】本発明に従えば、スクライブライン用溝がスルーホール用溝より浅くエッチングされた半導体基板が、スルーホール用溝の底面に達する厚さまで削られることによって、スルーホール用溝は半導体基板を貫通してもスクライブライン用溝は貫通されないので、各チップが単離されてバラバラにならず、チップ取扱いを容易に行なうことができる。

【0016】また本発明は、スルーホール用溝が貫通させられた半導体基板裏面に粘着性および延伸性を有するシートを貼付け、スクライブライン用溝に沿って半導体基板を劈開し、前記シートを延伸して各半導体装置を分離することを特徴とする。

【0017】本発明に従えば、粘着性および延伸性シー20 トを接着した後で半導体基板を劈開し、劈開された半導体基板に接着されたシートを引伸ばすことによって、各チップが単離されてバラバラになることなくチップごとに分離することができるので、チップ取扱いを容易に行なうことができる。

[0018]

【発明の実施の形態】図1は、本発明の実施の形態1による半導体装置の製造方法における工程を示す断面図である。図2は、図1に示す工程に追加する工程を示す断面図である。該半導体装置は、図1(a)~(f)に示す工程によって製造される。本実施の形態1による半導体装置の製造方法について、具体例を示して図1(a)~(f)に従って説明する。

【0019】まず図1 (a) に示すように、半導体素子が形成されるGaAs基板4の表面に、フォトリソグラフィ法によって 10μ m厚さのフォトレジストのエッチングマスク2を形成する。マスクパターンは、スルーホールパターン1を幅20 μ mおよび長さ50 μ mとし、スクライブラインパターン3を幅10 μ mとする。

【0020】次いで図1 (b) に示すように、エッチングマスク2上からGaAs基板4にICP (Inductively Coupled Plasma) ドライエッチング法を行い、スルーホールパターン1の基板4をエッチングして深さ100 μ mのスルーホール用溝5を形成し、スクライブラインパターン3の基板4をエッチングして深さ50 μ mのスクライブライン用溝6を形成する。なお本工程におけるドライエッチング法の詳細については後述する。

実に浅く形成することができるので、エッチング工程を 【0021】次いで図1(c)に示すように、エッチン 簡易にできるとともに、スルーホール用溝に形成された グマスク2を除去してスルーホール用溝5に金属配線7金属配線の底面が露出する厚さまで基板を削っても、ス を形成し、基板4の裏面から研摩などによって基板4を クライブライン用溝が貫通せず、チップが単離されてバ 50 削って、金属配線7の底面が露出する厚さまで薄層化半

6

導体基板 8 とする。その後、薄層化半導体基板 8 の裏面に蒸着法やめっき法によって金属層を成膜してバックメタル 9 を形成する。バックメタル 9 には、図 1 (d)に示すように、ダイシングシート 1 0 を貼付ける。ダイシングシートに限らず、粘着層を備えて延伸可能なシートであればよい。

【0022】なお、ダイシングシート10を貼りつける前に図2のようにバックメタル9のスクライブライン部13を予め除去するようにすれば、劈開でチップ分離を行う際にバックメタル9を劈開することなく薄層化半導10体基板8のみを劈開することにより、メタル層の発生がなくチップ分離の安定化が図られる。

【0023】次いで図1(e)に示すように、プレイク 装置11などを用い、ダイシングシート10の裏面から スクライブライン用溝6に沿って基板を押上げることに よって、スクライブライン用溝6から薄層化半導体基板 8とバックメタル9とを劈開し、チップ分離部12を形成する。最後に図1(f)に示すように、ダイシングシート10を引伸ばしてチップ分離部12を広げてチップ ごとに分離する。

【0024】図3は、図1(b)の工程において用いた ICPドライエッチングの特性を示すグラフである。ICPエッチャーで塩素系のガスを用いたGaAs基板のエッチングデータを示している。エッチング条件は、ガス種にC1 $_{2}$ を40sccm、SiC1 $_{4}$ ガスを40sccmの混合ガスとし、圧力10mTorr(1.3Pa)、コイルパワー800W、プラテンパワー50Wおよび基板温度20℃である。図3には横軸をエッチングマスクの開口幅、縦軸をエッチング速度として、これらの相関関係が示されている。開口幅が狭いほどエッチング速度は遅く、特に開口幅が20 $_{\mu}$ mよりも狭くなるとエッチング速度の低下が著しい。該エッチング速度は、エッチングでスクの矩形開口パターンにおける開口幅によって決まり、開口長さには依存しない。

【0025】図4は、図1(b)の工程におけるウェハ 構造を詳細に示す拡大図である。図5は、図1(b)の 工程におけるウェハ表面構造を示す表面図である。図6 は、図5のウェハ表面構造の一部分14を詳細に示す拡 大図である。図4~6に示すように、スルーホール用溝 5の開口形状は矩形であり、スルーホール用溝5の幅と 40 は矩形の短辺の長さAをいう。なお、スルーホール用溝 の開口形状は矩形に限らず、たとえば円形などでもよ く、円形の場合の幅とは直径をさす。図4に示すよう に、図1 (b) の工程で、前述のようにスルーホール用 溝5の幅Aを20μmおよびスクライブライン用溝6の 幅Bを10μmとして同時にエッチングする場合、スル ーホール用溝 5の深さCを100μmまでエッチングす ると、図3の相関関係からスクライブライン用溝6の幅 Dは50μmの深さとなる。なお、前述のようにエッチ ング速度は、エッチングマスクの矩形開口パターンにお 50

ける開口長さには依存しない。たとえば、図1 (b) の工程ではエッチングマスクにフォトレジストで長さLが 50μ mの矩形開口パターンを用いているが、長さを 75μ m以上としても、エッチング速度のエッチングマスク開口幅依存性は開口長さ 50μ mの場合と同様の傾向にある。

【0026】スルーホール用溝5の深さは、最終基板厚さを想定し、チップの取扱いの容易性を考慮して決定する必要がある。特にGaAs基板などの化合物半導体基10板の場合、機械的な強度が低いので、特別な支持基盤などを貼付けない場合はエッチング深さ100μm程度以上が望ましい。スルーホール用溝5およびスクライブライン用溝6の各溝幅に関しては、図3に示したようにエッチング閉口幅が狭くなるに従ってエッチング速度が低下するので、あまり狭い開口幅とすると深い溝をエッチングする際のエッチングに長時間を要し、生産性の低下を招く。そのため、スルーホール用溝5の架さを100μm程度以上とすることを考慮すると、スルーホール用溝5の幅は20μm、スクライブライン用溝6の幅は10μm程度が適している。

【0027】以上のように、本実施の形態1において は、図1(b)に示した工程でスクライブライン用溝6 の幅をスルーホール用溝5の幅より狭くすることによっ て、無効領域であるスクライブラインが基板表面に占め る割合を狭小化することができる。またスクライブライ ン用溝6の幅をスルーホール用溝5の幅より狭くするこ とによって、同時にエッチングして、エッチング特性か らスクライブライン用溝6の深さをスルーホール用溝5 より浅く形成することができる。さらにスクライブライ 30 ン用溝6の深さをスルーホール用溝5より浅くエッチン グするので、図1(c)に示した工程で、スルーホール 用溝5に形成された金属配線7の底面が露出する厚さま で基板4を削って薄層化半導体基板8としても、スクラ イブライン用溝6の底部の基体は除去されない。この状 態で、図1 (c)~(e)に示したようにバックメタル 9 およびダイシングシート 1 0 とを薄層化半導体基板 8 に貼付けた後で、スクライブライン用溝6からバックメ タル9および薄層化半導体基板8を劈開した後で、ダイ シングシート10を引伸ばして各チップを分離すること によって、分離後のチップがバラバラにならず、チップ を容易に取扱うことができる。これによってコストが低 減され半導体素子の信頼性の向上を図ることができる。 【0028】また本発明の実施の形態2による半導体装 置の製造方法では、実施の形態1において、図1 (a) に示した工程でエッチングマスク材に用いたフォトレジ ストに代えて、SiO₂およびSiNなどの無機の絶縁 膜や、これらの無機の絶縁膜とフォトレジストなどの有 機膜との積層マスクを用いる。これによっても実施の形 態1と同様の効果が得られる。

【0029】さらに本発明の実施の形態3による半導体

装置の製造方法では、実施の形態1において、図1

(c)に示した工程で基板4を研摩などによって削る 際、基板表面に支持基板を貼付ける。支持基板としては ガラス基板などを用い、基板表面には樹脂などで貼付け る。貼付けられた支持基板は、図1 (e) に示した工程 でスクライプライン用溝6から基板8とバックメタル9 とを劈開する前に、樹脂を有機溶剤で溶かして取外す。 このように支持基板を基板表面に貼付けることによっ て、研摩などで薄く仕上げられた基板をより容易に取扱 うことができる。

[0030]

【発明の効果】以上のように本発明によれば、スルーホ 一ル用溝の幅よりもスクライブライン用溝の幅を狭くし たエッチングマスクを用いることによって、無効領域で あるスクライブラインが基板表面に占める割合を狭小化 できるので、基板からのチップ取れ数を増加することが できる。またスルーホール用溝の幅よりもスクライブラ イン用溝の幅を狭くすることによって、同時にエッチン グして、スクライブライン用溝の深さをスルーホール用 溝より浅く形成できるので、エッチング工程を簡易にす 20 4,104 半導体基板 ることができる。さらに、スクライブライン用溝がスル ーホール用溝より浅くエッチングされた半導体基板が、 スルーホール用溝の底面に達するまで削られることによ って、スルーホール用溝は半導体基板を貫通してもスク ライブライン用溝は貫通されず、シートを接着した後で 半導体基板を劈開して半導体基板に接着された粘着性お よび延伸性を有するシートを引伸ばすことによって、各 チップが単離されてバラバラになることなくチップごと に分離することができるので、チップ取扱いを容易にす ることができる。これによってコストが低減されて半導 30 115 半導体素子部 体索子の信頼性を向上する半導体装置の製造方法を提供 することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1による半導体装置の製造 方法を図1(a)~(f)の工程で示す断面図である。 【図2】図1に示す工程に追加する工程を示す断面図で ある。

【図3】図1(b)の工程において用いたICPドライ エッチングの特性を示すグラフである。

【図4】図1 (b) の工程におけるウェハ構造を詳細に 示す拡大図である。

【図5】図1 (b) の工程におけるウェハ表面構造を示 す表面図である。


【図6】図5のウェハ表面構造の一部分14を詳細に示 す拡大図である。

【図7】従来の半導体装置の製造方法における工程を示 す断面図である。


【符号の説明】


- 1 スルーホールパターン
- 2 エッチングマスク
- 3 スクライブラインパターン
- - 5,103 スルーホール用溝
 - 6,106 スクライブライン用溝
 - 7 金属配線
 - 8,108 薄層化半導体基板
 - 9 裏面金属配線板
 - 10 ダイシングシート
 - 11 ブレイク装置
 - 12 スクライブライン
 - 13 スクライブライン部


 - 116 ガラス基板




【図1】












[図5]





[図6]



[図7]

